VDDCR CPU > Manuel ou offset > Tension du CPU (vCore)

VDDCR SOC: > Manuel ou offset > Tension du SoC ( Lié au tension ci-dessous)

VDDG CDD > Tension du lien inter CCD
VDDG IOD > Tension de l'IOD, qui gère FCLK en autre.
CLDO VDDP > Tension lié au controleur UCLK, pour la DRAM.

Pour te donné une idée, voici un schema que j'ai fais qui peut t'éclairé.

1.1V pour vSOC c'est ce que tu a besoin pour de la DRAM à 3800Mhz. Pour 3200Mhz 1v c'est le grand maximum, en général 0.950v suffit.
Cela dit, vSOC ne peut pas avoir au dela de 0.050v de moins que VDDG IOD. Donc si tu met 0.95v Vsoc, il te faut VDDG CCD/IOD à 0.900v maxi.
cLDO VDDP lui a 0.900v c'est pour pour la majorité des fréquencs juqu'a 4000Mhz DRAM.

Pour la documentation, aucune idée, vSOC / VDDG et cLDO sont lié à la DRAM donc il faut ce documenté dans ce sens.