Un des auteurs du blog SemiWiki a assisté à l'OIP Ecosystem Forum de TSMC et rapporte plusieurs informations intéressantes ayant été données par le fondeur ...
Lire la suite ...

On s'attend a quoi? 10nm TSMC = vrai 14nm (le 16nm FINFET etant un 20nm FINFET) et 7nm TSMC= vrai 11nm (pour avoir le 1.63facteur de scaling)?
 
Meme comme ca, ca a l'air tres opitmiste...

Pourquoi en déduire tout de suite qu'aucun gros client de TSMC n'utilisera le 10nm ? Perso je vois mal Apple faire l'impasse dessus pour l'iPhone de septembre 2017, alors que le 7nm ne sera pas prêt et que la génération 2016 d'iPhone reste coincée à la même finesse de gravure que celle de 2015...
 
Oups  

???
 

LeiR3@G : il faut essayer de lire l'article en entier! (y compris ce qu'il y a entre parenthèse)

Non c'est beaucoup plus compliqué que ça. On en avait parlé en commentaires dans cette news pour plus de détails : http://www.hardware.fr/news/14786/ [...] dries.html
 
J'y avais linké un autre post de chez SemiWiki mais ils ont supprimé leurs tableaux, je ne sais pas pourquoi. Voilà leurs estimations pour tous les nodes classés par année (pas sauvé l'autre) :
 

 
Sur ce tableau qui tente de comparer les nodes :
- Intel "Current" = 14nm, Intel 2017 = 10nm (c'est une estimation pour le 10)
- TSMC "Current" = 16FF, TSMC 2016 = 10nm, TSMC 2017 = 7nm
 
2.10x entre 16 et 10 chez TSMC, et 1.63x entre 10 et 7.
 
(et là on ne parle que de densité. Tout laisse penser que TSMC 16 > Samsung 14 sur les performances par exemple)

My bad, j'ai lu "il ne devrait être utilisé par les gros clients" au lieu de "il ne devrait être utilisé que par les gros clients" ...
 
/autofouet

Merci Guillaume.
Ca me semble tellement enorme, en particulier pour 2017/"7nm", que ca parait irrealiste . On verra en tout cas.
 
Pour la news, si on regarde en 20nm, personne n'avait utilisé le node sauf Apple et Qualcom, c'est pour ca qu'on s'attend a la meme chose en "10".
 
Si on compare 20->16 d'ailleur, il n'y a eu que tres peu de gain de densité, c'est pour ca que je m'attend a la meme chose pour le 10=>7 (ce qui va en opposition du tableau).

On pouvait effectivement supposer que ça serait comme pour 20/16 (c'est ce qu'on pensait au début avant qu'ils ne démentent), mais ça n'est pas le cas. Les chiffres de scaling 16-10 (2.10x) et 10-7 (1.63x) ont été annoncés officiellement par TSMC, donc ça n'est pas des estimations.  
 
C'est excessivement agressif (et massivement financé par Apple), oui, et le gap de densité 16-7 (que vont faire les autres clients) va être massif.

Est-ce que ça signifie qu'on peut imaginer à partir de 2018 des CPU/GPUs en 7 nm ou il y a encore d'autres étapes à faire entre-temps ?

C'est imaginable. Après ce sont des questions de coût (se servir d'un node au début coute plus cher a cause des yields moins bons), disponibilité (AMD/NV passent après Apple/Qualcomm pour des simples raisons de volume), succès des tapeout (s'il y a des bugs on perd 3 mois, etc) et planning des constructeurs qui déterminent les dates exactes
 
En changeant son WSA avec GloFo ( http://www.hardware.fr/news/14767/ [...] dries.html ) en tout cas, AMD s'est ouvert la porte d'utiliser TSMC lorsque disponible y compris pour ses CPU. Reste à voir s'ils le feront.

Ce qui m'intéresse, c'est ce qui va venir après. Les limites physiques ne vont pas être atteintes ?

Si. Enfin il y aura peut être un 5 nm mais ça sera tout.

Donc TSMC dépasse Intel dès cette année pour ce qui est de la densité du process ! C'est intéressant si AMD décide d'utiliser TSMC pour ces ZEN+ par exemple.
Par contre GloFo semble vraiment à la traine du coup...

Un VEGA HBM2 et un ZEN serveur 32coeurs, en 7nm SVP ! oui oui les deux, on signe où ?

Des détails sur le financement d'Apple ?

Bah en gros Apple est sûrement le plus gros client de TSMC et Apple aligne sûrement les billes pour palper les derniers process le plus vite possible

Tu sors d'où le 3 nm? Car logiquement, à 5 ils sont déjà en bout de course. Si ils arrivent à le sortir.

Merde, encore de mauvaises nouvelles pour Intel... Ils ont deja eu de la peine avec 14nm, et ils sont peut-etre en passe d'etre depasse d'ici 2017.
 
Quand TSMC a annonce ces plans, je pensait qu'ils etait optimistes pour les actionnaires.

Merde ?
Une bonne nouvelle oui ...
Il va falloir vendre du procal pour payer le R&D et pour ça il faut baisser ces put***s de prix

related:
http://semiaccurate.com/2016/07/13 [...] s-deliver/
je sais que c'est groo_ et qu'il faut faire un peu attention, mais sur TSMC, il n'a pas de biais connu, et ca semble indiqué que le "10nm" est encore une fois bien surestimé.
Il a des sources souvent on spot - chez TSMC ou ses clients.
 
Bref, j'attendrai de voir.
 
Si quelqu'un a une souscription .

 
A mon avis, le probleme chez Intel n'a jamais ete les thunes pour le R&D. C'est pas clair pourquoi ils ont eu tant de problemes avec le 14nm. Peut-etre qu'ils ont voulu allez trop vite (compare a leur fourniseurs de litho, par example), ou ils on mal manage le development?
 
Enfin, mon poste etait surtout du point de vue d'un (petit) actionnaire. Leur process lead etait un argument d'une certaine importance, apres tout.
 
Quand a une baisse des prix, je ne m'y attend pas, a moins que Zen casse la baraque (ce que j'espere sincerement).

Ben si, c'est clair, c'est juste que les arbres ne montent pas jusqu'au ciel et qu'on arrive aux limites physiques de ce qu'on peut faire. Du reste, il n'y a pas que les limites physiques, il y a les limites financières aussi, si une finesse de gravure devient trop chère à fabriquer elle ne se vend pas. Pas la peine d'être devin pour savoir que le 10 nm va mettre du temps à sortir. Quand au 7 et au 5, on est sûr de rien.

180nm pour mon premier CPU. J'ai presque la larme à l'oeil.
Là on va être quasiment à la taille des hélices de l'ADN.

 
cool, une reprogrammation hardware par mutagenèse dirigée... le futur du RISC&ASIC enfin réuni !!!

Les seules communications d'Intel sur le sujet étaient hasardeuses et tardives. Cf : http://www.hardware.fr/news/13467/ [...] -14nm.html et http://www.hardware.fr/news/13844/ [...] -14nm.html  
 
Intel était très ambitieux sur la densité pour son 14, contrairement au reste de l'industrie qui était beaucoup plus prudent. Augmenter la densité a un avantage évident : celui du coût. Quand on avait rencontré Mark Bohr pour discuter process, il nous avait dit que la ligne directrice d'Intel pour le développement des process était de continuer a diminuer le coût/transistor. Or ce que l'on voit chez TSMC & Co, c'est plutôt que le coût/wafer a tendance a stagner voir remonter.  
 
Intel maintient que la réduction de ses coûts reste identique voir meilleure que pour les sauts de nodes précédents d'après ses mesures internes (très difficile à vérifier, Intel Foundry ne semble pas casser les prix qui plus est face a TSMC & co).  
 
Que ce soit une mauvaise direction prise au début, motivée par la volonté de réduire les coûts en ne prenant pas en compte les problèmes techniques, des erreurs de directions techniques (ou humaines), ou une non adaptation à l'évolution du marché des semi, au final le résultat reste le même.
 
TSMC va non seulement sortir un node avant Intel, mais proposer un gain de densité indiscutable indépendamment des formules choisies pour les mesurer. Pour "l'image" d'Intel, c'est problématique effectivement. Continuer de clamer qu'ils ont entre 1 et 2 ans d'avance sur le reste de l'industrie va être difficile.  
 
Pour l'ampleur du problème, tout dépendra quand les produits sortiront. Un iPhone 10nm en septembre prochain serait moins embarrassant qu'un iPad 10nm en mars !

 
Merci, c'est pour ce genre de commentaire qu'Hardware.fr reste vers le haut de mes bookmarks!
 
Je suis pas sure, mais si je ne me trompe pas, ce qui me parait un peu triste, c'est que le pari d'Intel n'a apparament pas ete gagnant. L'espoire de reduire les coûts en utilisant moins d'espace sur les waffers s'est plutot traduit par des yields assez mauvaises pendent longtemps.

S'trouve la pénurie du 6700K c'est pas des conneries  

Cela concerne un concurrent de TSMC, mais Samsung vient d'annoncer avoir lancé la production de masse en 10nm LPE :
 

 
Communiqué de presse offciel
 
Via BenchLife